[컴퓨터구조] 처리장치 -2

처리장치의 구성요소

1. 여러개의 레지스터 (레지스터 세트)
   
2. 산술논리연산장치 (ALU)
   
3. 내부 버스(intervnal bus)
   
   

처리장치의 동작

• 마이크로 연산의 수행과정을 통해 처리장치가 동작
  
  

1. 지정된 출발 레지스터의 내용이 ALU의 입력으로 전달
   
2. ALU에서 그 연산을 실행
   
3. 그 결과가 도착 레지스터에 전송
   
   

• 처리장치의 구성요소들의 선택신호에 의해 제어됨
  
  • 선택신호 A는 R1의 내용을 버스 A로 적재
    
  • 선택신호 B는 R2의 내용을 버스 B로 적재
    
  • 선택신호 F는 ALU에서 산술연산 A+B를 수행
    
  • 선택신호 H는 시프터에서 시프트 연산을 수행
    
  • 선택신호 D는 연산결과를 R0로 적재
    
    

내부버스

• 레지스터들 간의 데이터 전송을 위한 공통선로의 집합
  
  

• 내부버스를 구성하는 방법
  
  • 멀티플렉서와 디코더를 이용
    
  • 멀티플렉서는 출발 레지스터를 선택
    
  • 디코더는 도착 레지스터를 선택
    
    
• R0, R1이 4비트 레지스터인 경우
  
  • 내부버스 구성을 위해 : 2x1 MUX 4개, 1x2 디코더 1개 필요
    
  • 마이크로 연산을 위해 : MUX의 선택신호는 0(2진수), 디코더의 선택신호는 1(2진수) 부여